MCF52221CVM66 IC MCU 32BIT 128KB FLSH 81MAPBGA نصف موصل حرة

نظرة عامة

يقدم هذا الفصل لمحة عامة عن ميزات المعالجات الدقيقة ، بما في ذلك المكونات الوظيفية الرئيسية.

الخصائص الرئيسية

يتم عرض مخطط كتاري لـ MCF528x و MCF521x في الشكل 1-1. الميزات الرئيسية هي كما يلي:
• معالج RISC ذات الطول المتغير ColdFire الإصدار الثاني
العملية الثابتة
عنوان 32 بت على الشريحة ومسار البيانات

16 سجل بيانات وعناوين 32 بت عامة الغرض
ColdFire ISA_A مع إضافات لدعم سجل مؤشر كومة المستخدم وأربع تعليمات جديدة لتحسين معالجة البتات
وحدة مكثفة للتراكم المتزايد (EMAC) مع أربعة مكثفات 48 بت لدعم خوارزميات معالجة إشارات 32 بت
تشفير التعليمات غير القانونية التي تسمح بدعم المحاكاة 68K
• دعم إصلاحات نظام
تعقب الوقت الحقيقي لتحديد مسار التنفيذ الديناميكي
وضع التحديث الخلفي (BDM) لتحرير الأخطاء داخل الدائرة
دعم إصلاحات الأخطاء في الوقت الحقيقي، مع سجل نقطة انقطاع أجهزة مرئية للمستخدم (حاسوب شخصي وعنوان مع بيانات اختيارية يمكن تكوينها إلى محفز مستوى واحد أو مستويين)
• ذاكرة على شريحة
خزنة ذاكرة التخزين المؤقت من 2 كيلوبايت ، قابلة للتكوين كخزنة تعليمات فقط أو بيانات فقط أو مخزنة إدخال / إدخال منفصلة
- SRAM مزدوجة الموانئ 64 كيلوبايت على حافلة وحدة المعالجة المركزية الداخلية ، يمكن الوصول إليها بواسطة رئيس الحافلات الأساسية وغير الأساسية
(على سبيل المثال ، DMA ، FEC) مع دعم إمدادات الطاقة في حالة الاستعداد
512 كيلوبايت من ذاكرة فلاش متداخلة تدعم الوصول 2-1-1-1
(256 كيلوبايت على MCF5281 و MCF5214 ، لا يوجد فلاش على MCF5280)
هذا المنتج يحتوي على تقنية SuperFlash® مرخصة من SST.
• إدارة الطاقة
- تشغيل ثابت بالكامل مع وضعية نوم المعالج وإيقاف الشريحة بأكملها
استجابة سريعة جداً للانقطاعات من وضع النوم منخفض الطاقة (ميزة الاستيقاظ)
إمكانية تشغيل/إيقاف تشغيل الساعة لكل جهاز محيطي عندما لا يتم استخدامه
• وحدة تحكم Ethernet السريعة (FEC) (غير متوفرة على MCF5214 و MCF5216)
إمكانية 10BaseT، نصف أو مزدوج كامل
إمكانية 100BaseT، نصف أو محدودة الناتج كامل المزدوج
إرسال واستقبال FIFOs على الشريحة
‬ تحكم DMA مخصص مدمج
حلقات وصف مرنة قائمة على الذاكرة
واجهة مستقلة عن الوسائط (MII) إلى جهاز الاستقبال (PHY)
• وحدة FlexCAN 2.0B
يتضمن جميع الميزات الموجودة في وحدة Freescale TouCAN
التنفيذ الكامل لمواصفات بروتوكول CAN الإصدار 2.0B
بيانات قياسية وأطارات بعيدة (تصل طولها إلى 109 بت)
بيانات موسعة وأطر بعيدة (تصل إلى 127 بت)
طول البيانات 08 بايت
معدل بت قابل للبرمجة يصل إلى 1 ميغابت / ثانية
ما يصل إلى 16 بوفر رسالة (MB)
يمكن تكوينها على شكل استلام (Rx) أو إرسال (Tx)
دعم الرسائل القياسية والموسعة
يمكن استخدام مساحة بوفر الرسائل غير المستخدمة كمساحة ذاكرة الوصول العشوائي
إمكانية وضع الاستماع فقط
التعامل مع المحتوى
لا توجد إشارات للقراءة والكتابة
ثلاثة سجلات قناع قابلة للبرمجة
العالمية (للمجموعات من 0 إلى 13)
خاصة بـ (إم بي 14)
خاصة بـ (إم بي 15)
نظام البث الأول القابل للبرمجة: أدنى رقم تعريف أو أدنى عدد عازل
طابع الوقت على أساس جهاز ضبط 16 بت
وقت الشبكة العالمية، متزامنة بواسطة رسالة محددة
وضعيات الإدخال والإخراج القابلة للبرمجة
‬ مقاطعات قابلة للقناع
• ثلاثة أجهزة إرسال عالمية غير متزامنة / متزامنة (UART)
‬ مقسم 16 بت لتوليد الساعة
‬ أقطع منطق التحكم
‬ مقاطعات قابلة للقناع
دعم DMA
يمكن أن تكون تنسيقات البيانات 5، 6، 7، أو 8 بتات مع زوجية، فردية، أو لا تعادل
حتى 2 قطع توقف في الزيادات 1/16
القدرات على اكتشاف الأخطاء
دعم المودم يتضمن طلب لإرسال (URTS) وخطوط واضحة لإرسال (UCTS) لـ UARTs اثنين
إرسال واستقبال عازلات FIFO
• وحدة I2C
واجهة الحافلات بين الرقائق لـ EEPROMs ، وجهاز تحكم LCD ، ومحولات A / D ، وأجهزة المفاتيح
متوافق تماما مع الحافلة I2C القياسية في الصناعة
- أوضاع السادة أو العبيد تدعم العديد من السادة
إنتاج انقطاع تلقائي مع مستوى قابل للبرمجة
• واجهة الطرفية المتسلسلة (QSPI)
تحويلات متزامنة ثلاثية الأسلاك مزدوجة بالكامل
تتوفر ما يصل إلى أربع خيارات رقاقة
- تشغيل الوضع الرئيسي فقط
معدل بيت الرئيسي القابل للبرمجة
- ما يصل إلى 16 عملية نقل مبرمجة مسبقاً
• محول التناظرية إلى الرقمية (QADC)
8 قنوات دخول مباشرة أو ما يصل إلى 18 قناة دخول متعددة
دقة العدد 10 بت
وقت تحويل 7 μS على الأقل
عينة داخلية وحفظ
وقت عينة المدخلات القابل للبرمجة لمختلف عوائق المصدر
صفوف أمر تحويل مع ما مجموعه 64 إدخالاً
إمكانية وجود طوابير فرعية باستخدام آلية التوقف
‬ الانتظار الكامل وتوقف برامج انقطاع متوفرة على كل من الانتظار
مؤشرات الطابور تشير إلى الموقع الحالي لكل طابور
- أنماط الطابور الآلية التي تبدأ بواسطة:
عداد الزناد الخارجي والزناد المفتوح
مؤقت الدوري/متوسط، داخل وحدة QADC [الصف 1 و 2]

فحص واحد أو فحص مستمر للصفوف
بيانات الخروج قابلة للقراءة في ثلاثة تنسيقات:
مبرر بالحق غير موقعة
‬ مبرر من اليسار موقعة
غير موقعة
يمكن استخدام القنوات التناظرية غير المستخدمة كإدخال / إخراج رقمي
تم تنفيذ تكوين عدد دبوس منخفض
• أربعة مؤقتات DMA 32 بت
️ دقة 15-ns عند 80 MHz (66 MHz لـ MCF5214 و MCF5216)
مصادر قابلة للبرمجة لدخول الساعة، بما في ذلك خيار الساعة الخارجية
مبرمجة
القدرة على التقاط الإدخال مع حافة الزناد القابلة للبرمجة على دبوس الإدخال
- مقارنة الإخراج مع الوضع القابل للبرمجة للدبوس الإخراج
وضعية التشغيل الحر وإعادة التشغيل
- توقف قابلة للاستعراض عند التقاط المدخلات أو مقارنة المراجع
إمكانية تشغيل DMA عند التقاط المدخلات أو مقارنة المراجع
• عدادات زمنية عامة ذات 4 قنوات
أربع قنوات مقارنة 16 بت في التوقيت
معمارية 16 بت
مبرمجة
عرض النبضات المتغير من ميكرو ثانية إلى ثانية
وحدة تجميع النبضات البسيطة ذات 16 بت
القدرة على البدء من ذاكرة فلاش داخلية أو ذاكرة خارجية عرضها 8، 16 أو 32 بت (مواصلة..)